7Segment_display readme

rduhr
1 parent cdbcafa7
Showing 2 changed files with 8 additions and 2 deletions Show diff stats
7Segment_display/README.md
7Segment_display/display.vhd
@@ -126,7 +126,7 @@ end display;
    ```
    begin
  
-   -- process d'affichage
+   -- display process
    process(clk_fpga)
    begin
       if clk_fpga'event and clk_fpga = '1' then
@@ -155,6 +155,12 @@ end display;
       end if;    
    end process; 
    ```
+
+   Ce premier processus permet à chaque tick de clock + diviseur d'afficher un chiffre sur le premier afficheur. Au prochain tick sur le second puis le 3ème et enfin le 4ème. Ensuite l'algorithme boucle.
+
+   > le diviseur (clk_enable) ralentit la cadence de switch entre afficheur. Si l'on ne divise du fait de la vitesse les chiffres ne s'affichent pas correctement. 
+
+   Ainsi la logique et l'électronique étant ici très rapide devant la fréquence de percepetion de l'oeil humain, l'utilisateur à l'impression que l'affichage et statique et que rien ne clignote.
 ## Résultats
  
 - Nous avons dans un premier temps essayer d'afficher sur les 4 afficheurs sans recouvrement. C'est pour cela qu'il a fallu baisser la clock.
@@ -71,7 +71,7 @@ signal numbers : mynumbers := (nb9,nb8,nb7,nb6,nb5,nb4,nb3,nb2,nb1,nb0);
  
 begin
  
--- process d'affichage
+-- display process
 process(clk_fpga)
 begin
     if clk_fpga'event and clk_fpga = '1' then