From 46eee1ffcd203229c4f8bd407dfb2870e166b6af Mon Sep 17 00:00:00 2001 From: rduhr Date: Tue, 31 Oct 2023 14:50:02 +0100 Subject: [PATCH] 7Segment_display readme --- 7Segment_display/README.md | 8 +++++++- 7Segment_display/display.vhd | 2 +- 2 files changed, 8 insertions(+), 2 deletions(-) diff --git a/7Segment_display/README.md b/7Segment_display/README.md index 3ed5dfc..a4e34bb 100644 --- a/7Segment_display/README.md +++ b/7Segment_display/README.md @@ -126,7 +126,7 @@ end display; ``` begin - -- process d'affichage + -- display process process(clk_fpga) begin if clk_fpga'event and clk_fpga = '1' then @@ -155,6 +155,12 @@ end display; end if; end process; ``` + + Ce premier processus permet à chaque tick de clock + diviseur d'afficher un chiffre sur le premier afficheur. Au prochain tick sur le second puis le 3ème et enfin le 4ème. Ensuite l'algorithme boucle. + + > le diviseur (clk_enable) ralentit la cadence de switch entre afficheur. Si l'on ne divise du fait de la vitesse les chiffres ne s'affichent pas correctement. + + Ainsi la logique et l'électronique étant ici très rapide devant la fréquence de percepetion de l'oeil humain, l'utilisateur à l'impression que l'affichage et statique et que rien ne clignote. ## Résultats - Nous avons dans un premier temps essayer d'afficher sur les 4 afficheurs sans recouvrement. C'est pour cela qu'il a fallu baisser la clock. diff --git a/7Segment_display/display.vhd b/7Segment_display/display.vhd index 450c2fb..d9c91a7 100755 --- a/7Segment_display/display.vhd +++ b/7Segment_display/display.vhd @@ -71,7 +71,7 @@ signal numbers : mynumbers := (nb9,nb8,nb7,nb6,nb5,nb4,nb3,nb2,nb1,nb0); begin --- process d'affichage +-- display process process(clk_fpga) begin if clk_fpga'event and clk_fpga = '1' then -- libgit2 0.21.2