jsenella / 2017_TD2_projet5_veilleuse_connectee

Blame view

fpga/FPGA_projet/ProjectOutputs/Default - All Constraints/_blf/cell0006_body.blf 6.77 KB
Edit Raw Normal View History
ebafc595   csaad   mise à jour fichi... 
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
 
  .model Configurable_U5UNIVERSAL_DIGITAL_IO_DATAREG_INOUT_WR_16_

  .inputs Rst

  .inputs ResetValue<15>

  .inputs ResetValue<14>

  .inputs ResetValue<13>

  .inputs ResetValue<12>

  .inputs ResetValue<11>

  .inputs ResetValue<10>

  .inputs ResetValue<9>

  .inputs ResetValue<8>

  .inputs ResetValue<7>

  .inputs ResetValue<6>

  .inputs ResetValue<5>

  .inputs ResetValue<4>

  .inputs ResetValue<3>

  .inputs ResetValue<2>

  .inputs ResetValue<1>

  .inputs ResetValue<0>

  .inputs clk

  .inputs clken

  .inputs enable

  .inputs enable_write

  .inputs si

  .inputs shift

  .inputs update

  .inputs regin<15>

  .inputs regin<14>

  .inputs regin<13>

  .inputs regin<12>

  .inputs regin<11>

  .inputs regin<10>

  .inputs regin<9>

  .inputs regin<8>

  .inputs regin<7>

  .inputs regin<6>

  .inputs regin<5>

  .inputs regin<4>

  .inputs regin<3>

  .inputs regin<2>

  .inputs regin<1>

  .inputs regin<0>

  .outputs regout<15>

  .outputs regout<14>

  .outputs regout<13>

  .outputs regout<12>

  .outputs regout<11>

  .outputs regout<10>

  .outputs regout<9>

  .outputs regout<8>

  .outputs regout<7>

  .outputs regout<6>

  .outputs regout<5>

  .outputs regout<4>

  .outputs regout<3>

  .outputs regout<2>

  .outputs regout<1>

  .outputs regout<0>

  .outputs so

  .loc Configurable_U5.VHD 603 sh_reg<9>

  .latch n12 sh_reg<9> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<10>

  .latch n11 sh_reg<10> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<11>

  .latch n10 sh_reg<11> re clk 2 n222

  .names enable clken n222

  11 1

  .names shift n5

  0 1

  .names si n5 regin<15> n6

  11- 1

  -01 1

  .names sh_reg<15> n5 regin<14> n7

  11- 1

  -01 1

  .names sh_reg<14> n5 regin<13> n8

  11- 1

  -01 1

  .names sh_reg<13> n5 regin<12> n9

  11- 1

  -01 1

  .names sh_reg<12> n5 regin<11> n10

  11- 1

  -01 1

  .names sh_reg<11> n5 regin<10> n11

  11- 1

  -01 1

  .names sh_reg<10> n5 regin<9> n12

  11- 1

  -01 1

  .names sh_reg<9> n5 regin<8> n13

  11- 1

  -01 1

  .names sh_reg<8> n5 regin<7> n14

  11- 1

  -01 1

  .names sh_reg<7> n5 regin<6> n15

  11- 1

  -01 1

  .names sh_reg<6> n5 regin<5> n16

  11- 1

  -01 1

  .names sh_reg<5> n5 regin<4> n17

  11- 1

  -01 1

  .names sh_reg<4> n5 regin<3> n18

  11- 1

  -01 1

  .names sh_reg<3> n5 regin<2> n19

  11- 1

  -01 1

  .names sh_reg<2> n5 regin<1> n20

  11- 1

  -01 1

  .names sh_reg<1> n5 regin<0> n21

  11- 1

  -01 1

  .names Rst ResetValue<15> n124

  11 1

  .loc Configurable_U5.VHD 603 sh_reg<14>

  .latch n7 sh_reg<14> re clk 2 n222

  .names update enable n57

  11 1

  .names n57 enable_write n225

  11 1

  .names Rst ResetValue<14> n130

  11 1

  .names Rst ResetValue<13> n134

  11 1

  .names Rst ResetValue<12> n138

  11 1

  .names Rst ResetValue<11> n142

  11 1

  .names Rst ResetValue<10> n146

  11 1

  .names Rst ResetValue<9> n150

  11 1

  .names Rst ResetValue<8> n154

  11 1

  .names Rst ResetValue<7> n158

  11 1

  .names Rst ResetValue<6> n162

  11 1

  .names Rst ResetValue<5> n166

  11 1

  .names Rst ResetValue<4> n170

  11 1

  .names Rst ResetValue<3> n174

  11 1

  .names Rst ResetValue<2> n178

  11 1

  .names Rst ResetValue<1> n182

  11 1

  .names Rst ResetValue<0> n186

  11 1

  .loc Configurable_U5.VHD 603 sh_reg<8>

  .latch n13 sh_reg<8> re clk 2 n222

  .names up_reg<15> regout<15>

  1 1

  .names up_reg<14> regout<14>

  1 1

  .names up_reg<13> regout<13>

  1 1

  .names up_reg<12> regout<12>

  1 1

  .names up_reg<11> regout<11>

  1 1

  .names up_reg<10> regout<10>

  1 1

  .names up_reg<9> regout<9>

  1 1

  .names up_reg<8> regout<8>

  1 1

  .names up_reg<7> regout<7>

  1 1

  .names up_reg<6> regout<6>

  1 1

  .names up_reg<5> regout<5>

  1 1

  .names up_reg<4> regout<4>

  1 1

  .names up_reg<3> regout<3>

  1 1

  .names up_reg<2> regout<2>

  1 1

  .names up_reg<1> regout<1>

  1 1

  .names up_reg<0> regout<0>

  1 1

  .names sh_reg<0> so

  1 1

  .names ResetValue<15> n125

  0 1

  .names Rst n125 n126

  11 1

  .loc Configurable_U5.VHD 603 sh_reg<12>

  .latch n9 sh_reg<12> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<13>

  .latch n8 sh_reg<13> re clk 2 n222

  .names ResetValue<14> n131

  0 1

  .names Rst n131 n132

  11 1

  .names ResetValue<13> n135

  0 1

  .names Rst n135 n136

  11 1

  .names ResetValue<12> n139

  0 1

  .names Rst n139 n140

  11 1

  .names ResetValue<11> n143

  0 1

  .names Rst n143 n144

  11 1

  .names ResetValue<10> n147

  0 1

  .names Rst n147 n148

  11 1

  .names ResetValue<9> n151

  0 1

  .names Rst n151 n152

  11 1

  .names ResetValue<8> n155

  0 1

  .names Rst n155 n156

  11 1

  .names ResetValue<7> n159

  0 1

  .names Rst n159 n160

  11 1

  .names ResetValue<6> n163

  0 1

  .names Rst n163 n164

  11 1

  .names ResetValue<5> n167

  0 1

  .names Rst n167 n168

  11 1

  .names ResetValue<4> n171

  0 1

  .names Rst n171 n172

  11 1

  .names ResetValue<3> n175

  0 1

  .names Rst n175 n176

  11 1

  .names ResetValue<2> n179

  0 1

  .names Rst n179 n180

  11 1

  .names ResetValue<1> n183

  0 1

  .names Rst n183 n184

  11 1

  .names ResetValue<0> n187

  0 1

  .names Rst n187 n188

  11 1

  .loc Configurable_U5.VHD 603 sh_reg<7>

  .latch n14 sh_reg<7> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<6>

  .latch n15 sh_reg<6> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<5>

  .latch n16 sh_reg<5> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<4>

  .latch n17 sh_reg<4> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<3>

  .latch n18 sh_reg<3> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<2>

  .latch n19 sh_reg<2> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<1>

  .latch n20 sh_reg<1> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<0>

  .latch n21 sh_reg<0> re clk 2 n222

  .loc Configurable_U5.VHD 603 sh_reg<15>

  .latch n6 sh_reg<15> re clk 2 n222

  .loc Configurable_U5.VHD 620 up_reg<15>

  .latch sh_reg<15> up_reg<15> re clk 6 n124 n126 n225

  .loc Configurable_U5.VHD 620 up_reg<14>

  .latch sh_reg<14> up_reg<14> re clk 6 n130 n132 n225

  .loc Configurable_U5.VHD 620 up_reg<13>

  .latch sh_reg<13> up_reg<13> re clk 6 n134 n136 n225

  .loc Configurable_U5.VHD 620 up_reg<12>

  .latch sh_reg<12> up_reg<12> re clk 6 n138 n140 n225

  .loc Configurable_U5.VHD 620 up_reg<11>

  .latch sh_reg<11> up_reg<11> re clk 6 n142 n144 n225

  .loc Configurable_U5.VHD 620 up_reg<10>

  .latch sh_reg<10> up_reg<10> re clk 6 n146 n148 n225

  .loc Configurable_U5.VHD 620 up_reg<9>

  .latch sh_reg<9> up_reg<9> re clk 6 n150 n152 n225

  .loc Configurable_U5.VHD 620 up_reg<8>

  .latch sh_reg<8> up_reg<8> re clk 6 n154 n156 n225

  .loc Configurable_U5.VHD 620 up_reg<7>

  .latch sh_reg<7> up_reg<7> re clk 6 n158 n160 n225

  .loc Configurable_U5.VHD 620 up_reg<6>

  .latch sh_reg<6> up_reg<6> re clk 6 n162 n164 n225

  .loc Configurable_U5.VHD 620 up_reg<5>

  .latch sh_reg<5> up_reg<5> re clk 6 n166 n168 n225

  .loc Configurable_U5.VHD 620 up_reg<4>

  .latch sh_reg<4> up_reg<4> re clk 6 n170 n172 n225

  .loc Configurable_U5.VHD 620 up_reg<3>

  .latch sh_reg<3> up_reg<3> re clk 6 n174 n176 n225

  .loc Configurable_U5.VHD 620 up_reg<2>

  .latch sh_reg<2> up_reg<2> re clk 6 n178 n180 n225

  .loc Configurable_U5.VHD 620 up_reg<1>

  .latch sh_reg<1> up_reg<1> re clk 6 n182 n184 n225

  .loc Configurable_U5.VHD 620 up_reg<0>

  .latch sh_reg<0> up_reg<0> re clk 6 n186 n188 n225