jsenella / 2017_TD2_projet5_veilleuse_connectee

Blame view

fpga/FPGA_projet/ProjectOutputs/Default - All Constraints/fpga_projet.xpi 46 Bytes
Edit Raw Normal View History
ebafc595   csaad   mise à jour fichi... 
1
2
3
 
  PROGRAM=PAR

  STATE=ROUTED

  TIMESPECS_MET=OFF