jsenella / 2017_TD2_projet5_veilleuse_connectee

Blame view

fpga/FPGA_projet/ProjectOutputs/Default - All Constraints/_blf/cell0009_header.blf 299 Bytes
Edit Raw Normal View History
ebafc595   csaad   mise à jour fichi... 
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
 
  .model Configurable_U2

  .inputs D_B<7>

  .inputs D_B<6>

  .inputs D_B<5>

  .inputs D_B<4>

  .inputs D_B<3>

  .inputs D_B<2>

  .inputs D_B<1>

  .inputs D_B<0>

  .outputs Q_B<7>

  .outputs Q_B<6>

  .outputs Q_B<5>

  .outputs Q_B<4>

  .outputs Q_B<3>

  .outputs Q_B<2>

  .outputs Q_B<1>

  .outputs Q_B<0>

  .inputs C