Blame view

fpga/FPGA_projet/ProjectOutputs/Default - All Constraints/_blf/cell0006_header.blf 1.17 KB
ebafc595   csaad   mise à jour fichi...
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
  .model Configurable_U5UNIVERSAL_DIGITAL_IO_DATAREG_INOUT_WR_16_

  .inputs Rst

  .inputs ResetValue<15>

  .inputs ResetValue<14>

  .inputs ResetValue<13>

  .inputs ResetValue<12>

  .inputs ResetValue<11>

  .inputs ResetValue<10>

  .inputs ResetValue<9>

  .inputs ResetValue<8>

  .inputs ResetValue<7>

  .inputs ResetValue<6>

  .inputs ResetValue<5>

  .inputs ResetValue<4>

  .inputs ResetValue<3>

  .inputs ResetValue<2>

  .inputs ResetValue<1>

  .inputs ResetValue<0>

  .inputs clk

  .inputs clken

  .inputs enable

  .inputs enable_write

  .inputs si

  .inputs shift

  .inputs update

  .inputs regin<15>

  .inputs regin<14>

  .inputs regin<13>

  .inputs regin<12>

  .inputs regin<11>

  .inputs regin<10>

  .inputs regin<9>

  .inputs regin<8>

  .inputs regin<7>

  .inputs regin<6>

  .inputs regin<5>

  .inputs regin<4>

  .inputs regin<3>

  .inputs regin<2>

  .inputs regin<1>

  .inputs regin<0>

  .outputs regout<15>

  .outputs regout<14>

  .outputs regout<13>

  .outputs regout<12>

  .outputs regout<11>

  .outputs regout<10>

  .outputs regout<9>

  .outputs regout<8>

  .outputs regout<7>

  .outputs regout<6>

  .outputs regout<5>

  .outputs regout<4>

  .outputs regout<3>

  .outputs regout<2>

  .outputs regout<1>

  .outputs regout<0>

  .outputs so