Blame view

fpga/FPGA_projet/ProjectOutputs/Default - All Constraints/_blf/cell0005_header.blf 687 Bytes
ebafc595   csaad   mise à jour fichi...
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
  .model Configurable_U5UNIVERSAL_DIGITAL_IO_DATAREG_INOUT_WR_8_

  .inputs Rst

  .inputs ResetValue<7>

  .inputs ResetValue<6>

  .inputs ResetValue<5>

  .inputs ResetValue<4>

  .inputs ResetValue<3>

  .inputs ResetValue<2>

  .inputs ResetValue<1>

  .inputs ResetValue<0>

  .inputs clk

  .inputs clken

  .inputs enable

  .inputs enable_write

  .inputs si

  .inputs shift

  .inputs update

  .inputs regin<7>

  .inputs regin<6>

  .inputs regin<5>

  .inputs regin<4>

  .inputs regin<3>

  .inputs regin<2>

  .inputs regin<1>

  .inputs regin<0>

  .outputs regout<7>

  .outputs regout<6>

  .outputs regout<5>

  .outputs regout<4>

  .outputs regout<3>

  .outputs regout<2>

  .outputs regout<1>

  .outputs regout<0>

  .outputs so