jsenella / 2017_TD2_projet5_veilleuse_connectee

Blame view

fpga/FPGA_projet/ProjectOutputs/Default - All Constraints/FPGA_projet.npl 215 Bytes
Edit Raw Normal View History
ebafc595   csaad   mise à jour fichi... 
1
2
3
4
5
6
7
8
9
10
 
  JDF G

  PROJECT  FPGA_projet

  DESIGN   FPGA_projet

  DEVFAM   Spartan3

  DEVICE   XC3S1500

  DEVPKG   FG676

  DEVSPEED 4

  DEVTOPLEVELMODULETYPE EDIF

  SOURCE   FPGA_projet.EDF

  DEPASSOC FPGA_projet FPGA_projet_BUILD.ucf