/* * Copyright (C) 2014 Loci Controls Inc. * 2016 Freie Universität Berlin * * This file is subject to the terms and conditions of the GNU Lesser * General Public License v2.1. See the file LICENSE in the top level * directory for more details. */ /** * @ingroup cpu_cc2538 * @ingroup drivers_periph_gpio * @{ * * @file * @brief Low-level GPIO driver implementation * * @author Ian Martin * @author Hauke Petersen * @author Sebastian Meiling * @} */ #include #include "cpu.h" #include "periph/gpio.h" #define ENABLE_DEBUG (0) #include "debug.h" #define MODE_NOTSUP (0xff) static gpio_isr_ctx_t isr_ctx[4][8]; int gpio_init(gpio_t pin, gpio_mode_t mode) { /* check if mode is valid */ if (mode == MODE_NOTSUP) { return -1; } DEBUG("GPIO %"PRIu32", PORT: %u, PIN: %u\n", (uint32_t)pin, gpio_port_num(pin), gpio_pin_num(pin)); /* disable any alternate function and any eventual interrupts */ gpio(pin)->IE &= ~gpio_pin_mask(pin); gpio(pin)->AFSEL &= ~gpio_pin_mask(pin); /* configure pull configuration */ IOC_PXX_OVER[gpio_pp_num(pin)] = mode; /* set pin direction */ if (mode == IOC_OVERRIDE_OE) { gpio(pin)->DIR |= gpio_pin_mask(pin); } else { gpio(pin)->DIR &= ~gpio_pin_mask(pin); } return 0; } int gpio_init_int(gpio_t pin, gpio_mode_t mode, gpio_flank_t flank, gpio_cb_t cb, void *arg) { if (gpio_init(pin, mode) != 0) { return -1; } /* store the callback information for later: */ isr_ctx[gpio_port_num(pin)][gpio_pin_num(pin)].cb = cb; isr_ctx[gpio_port_num(pin)][gpio_pin_num(pin)].arg = arg; /* enable power-up interrupts for this GPIO port: */ SYS_CTRL->IWE |= (1 << gpio_port_num(pin)); /* configure the active flank(s) */ gpio(pin)->IS &= ~gpio_pin_mask(pin); switch(flank) { case GPIO_FALLING: gpio(pin)->IBE &= ~gpio_pin_mask(pin); gpio(pin)->IEV &= ~gpio_pin_mask(pin); gpio(pin)->P_EDGE_CTRL |= (1 << gpio_pp_num(pin)); break; case GPIO_RISING: gpio(pin)->IBE &= ~gpio_pin_mask(pin); gpio(pin)->IEV |= gpio_pin_mask(pin); gpio(pin)->P_EDGE_CTRL &= ~(1 << gpio_pp_num(pin)); break; case GPIO_BOTH: gpio(pin)->IBE |= gpio_pin_mask(pin); break; default: return -1; } /* reset interrupt status */ gpio(pin)->IC = gpio_pin_mask(pin); gpio(pin)->PI_IEN |= (1 << gpio_pp_num(pin)); /* enable global interrupt for the selected GPIO port */ NVIC_EnableIRQ(GPIO_PORT_A_IRQn + gpio_port_num(pin)); /* unmask pin interrupt */ gpio(pin)->IE |= gpio_pin_mask(pin); return 0; } void gpio_irq_enable(gpio_t pin) { gpio(pin)->IE |= gpio_pin_mask(pin); } void gpio_irq_disable(gpio_t pin) { gpio(pin)->IE &= ~gpio_pin_mask(pin); } int gpio_read(gpio_t pin) { return (int)(gpio(pin)->DATA & gpio_pin_mask(pin)); } void gpio_set(gpio_t pin) { gpio(pin)->DATA |= gpio_pin_mask(pin); } void gpio_clear(gpio_t pin) { gpio(pin)->DATA &= ~gpio_pin_mask(pin); } void gpio_toggle(gpio_t pin) { gpio(pin)->DATA ^= gpio_pin_mask(pin); } void gpio_write(gpio_t pin, int value) { if (value) { gpio(pin)->DATA |= gpio_pin_mask(pin); } else { gpio(pin)->DATA &= ~gpio_pin_mask(pin); } } static inline void handle_isr(cc2538_gpio_t *gpio, int port_num) { uint32_t state = gpio->MIS; gpio->IC = 0x000000ff; gpio->IRQ_DETECT_ACK = (0xff << (port_num * GPIO_BITS_PER_PORT)); for (int i = 0; i < GPIO_BITS_PER_PORT; i++) { if (state & (1 << i)) { isr_ctx[port_num][i].cb(isr_ctx[port_num][i].arg); } } cortexm_isr_end(); } /** @brief Interrupt service routine for Port A */ void isr_gpioa(void) { handle_isr(GPIO_A, 0); } /** @brief Interrupt service routine for Port B */ void isr_gpiob(void) { handle_isr(GPIO_B, 1); } /** @brief Interrupt service routine for Port C */ void isr_gpioc(void) { handle_isr(GPIO_C, 2); } /** @brief Interrupt service routine for Port D */ void isr_gpiod(void) { handle_isr(GPIO_D, 3); } /* CC2538 specific add-on GPIO functions */ void gpio_init_af(gpio_t pin, int sel, int over) { assert(pin != GPIO_UNDEF); if (over >= 0) { IOC_PXX_OVER[gpio_pp_num(pin)] = over; } if(sel >= 0) { IOC_PXX_SEL[gpio_pp_num(pin)] = sel; } /* enable alternative function mode */ gpio(pin)->AFSEL |= gpio_pin_mask(pin); }